устройство приведения к единому формату различных цифровых видеосигналов ( № 146914)

Классы МПК:H04N19/60   H04N7/01   H04N5/46   
Автор(ы):Белютин Алексей Александрович (RU),Калинин Максим Алексеевич (RU),Парфенов Михаил Юрьевич (RU),Гусев Владимир Валентинович (RU),Петричкович Ярослав Ярославович (RU),Решетникова Юлия Борисовна (RU)
Патентообладатель(и):Закрытое акционерное общество "Электронно-вычислительные информационные и инструментальные системы" (ЗАО "ЭЛВИИС") (RU)
Приоритеты:
начало действия патента:
22.04.2014
публикация патента:
20.10.2014

ФОРМУЛА ПОЛЕЗНОЙ МОДЕЛИ

1. Устройство приведения к единому формату различных цифровых видеосигналов, содержащее параллельный, последовательный, MIPI CSI 2 и MIPI CSI 3 порты ввода видео, выходы которых соединены с входами мультиплексора, выход которого соединен с входом модуля обрезки и децимации кадров, а также массив управляющих регистров, выходы которого соединены с портами ввода видео, мультиплексором и модулем обрезки и децимации кадров, при этом массив управляющих регистров выполнен с возможностью управления и задания конфигураций параллельного, последовательного, MIPI CSI 2 и MIPI CSI 3 портов ввода видео, мультиплексора и модуля обрезки и децимации кадров; параллельный, последовательный, MIPI CSI 2 и MIPI CSI 3 порты ввода видео выполнены с возможностью приема входных видеосигналов, при этом приема синхросигналов и данных в зависимости от конфигурации порта по различным фронтам входного тактового сигнала, с возможностью пересинхронизации входных видеосигналов на внутреннюю частоту, приведения их к унифицированному пиксельному формату (УПФ) и направления в мультиплексор, выполненный с возможностью осуществления выбора нескольких потоков видеосигналов и направления их в модуль обрезки и децимации кадров, выполненный с возможностью уменьшения размеров кадра по вертикали и по горизонтали и осуществления децимации потоков видеосигналов по кадрам.

2. Устройство по п. 1, отличающееся тем, что параллельный порт выполнен с возможностью инвертирования входных управляющих синхросигналов, а так же с возможностью создания из входного видеосигнала на основе горизонтальной и вертикальной синхронизации синхросигнала четного и нечетного полукадров, если входной видеосигнал поступает в чересстрочной развертке без этого сигнала.

3. Устройство по п. 1, отличающееся тем, что параллельный порт содержит внешние выводы, распределенные по входам демультиплексора, выходы которого соединены с входами модулей пересинхронизации, выходы которых связаны с входами модулей преобразования, выходы которых связаны с входами мультиплексора, при этом демультиплексор выполнен с возможностью разделения объединенного потока входных видеосигналов и направления разделенных потоков входных видеосигналов на модули пересинхронизации, выполненные с возможностью пересинхронизации потока входных видеосигналов на внутреннюю частоту устройства и передачи пересинхронизованного потока входных видеосигналов в модули преобразования, выполненные с возможностью преобразования сигналов синхронизации, перемещения цветовых компонент на шине данных и передачи преобразованного потока входных видеосигналов в мультиплексор.

4. Устройство по п. 1, отличающееся тем, что параллельный порт выполнен с возможностью приема входных видеосигналов с пиксельной частотой до 150 МГц, по меньшей мере, от одного источника видеосигнала, который имеет параллельный интерфейс.

5. Устройство по п. 1, отличающееся тем, что параллельный порт выполнен с возможностью преобразования, по меньшей мере, в семь конфигураций, причем в каждой конфигурации параллельный порт выполнен с возможностью приема от 1-го до 4-х потоков входных видеосигналов одновременно.

6. Устройство по п. 5, отличающееся тем, что параллельный порт выполнен с возможностью приема от 1-го до 4-х потоков входных видеосигналов одновременно с помощью 4-х групп выводов LVTTL, выполненных с возможностью приема синхросигналов от источника входного видеосигнала, в каждую из которых входят: пиксельная частота, горизонтальная и вертикальная синхронизации и синхросигнал четного и нечетного полукадров; а также с помощью 40-битной шины данных, выполненной с возможностью распределения между группами выводов LVTTL, в зависимости от конфигурации параллельного порта.

7. Устройство по п. 3, отличающееся тем, что каждый модуль пересинхронизации предназначен для своего потока входных видеосигналов и независим от другого модуля пересинхронизации.

8. Устройство по п. 3, отличающееся тем, что модуль пересинхронизации выполнен с возможностью приема по переднему, по заднему или по обоим фронтам пиксельной частоты входных видеосигналов, а после осуществления пересинхронизации, модуль пересинхронизации выполнен с возможностью формирования нового тактового сигнала, по переднему фронту которого передают данные внутри устройства.

9. Устройство по п. 5, отличающееся тем, что в первой конфигурации параллельный порт разделен на два одинаковых порта, каждый из которых выполнен с возможностью приема видеосигналов в raw формате с одной цветовой компонентой за такт и содержит выводы для приема сигналов пиксельной частоты, горизонтальной и вертикальной синхронизаций, синхросигнала четного и нечетного полей кадра, а также содержит 16-ти битную шину данных.

10. Устройство по п. 5, отличающееся тем, что во второй конфигурации параллельный порт настроен на прием одного raw потока входных видеосигналов с тремя цветовыми компонентами за такт и содержит выводы для приема сигналов пиксельной частоты, горизонтальной и вертикальной синхронизаций, синхросигнала четного и нечетного полукадра, а также содержит 36-ти битную шину данных, по 12 бит для каждой из трех цветовых компонент.

11. Устройство по п. 5, отличающееся тем, что в третьей конфигурации параллельный порт настроен на прием одного raw потока входных видеосигналов с двумя цветовыми компонентами за такт и содержит выводы для приема сигналов пиксельной частоты, горизонтальной и вертикальной синхронизаций, синхросигнала четного и нечетного полукадра, а также содержит 32-х битную шину данных, по 16 бит для каждой из двух цветовых компонент.

12. Устройство по п. 5, отличающееся тем, что в четвертой конфигурации параллельный порт разделен на четыре одинаковых порта, каждый из которых выполнен с возможностью приема видеосигналов в формате ВТ.656 10 и 8 бит.

13. Устройство по п. 5, отличающееся тем, что в пятой конфигурации параллельный порт разделен на четыре одинаковых порта, каждый из которых содержит 10-ти битную шину данных и выводы для приема сигналов пиксельной частоты и горизонтальной и вертикальной синхронизаций.

14. Устройство по п. 5, отличающееся тем, что в шестой конфигурации параллельный порт разделен на два одинаковых порта, каждый из которых выполнен с возможностью приема видеосигналов в формате ВТ.1120 и содержит 20-ти битную шину данных.

15. Устройство по п. 5, отличающееся тем, что в седьмой конфигурации параллельный порт настроен на прием видеосигналов в формате ВТ.1120 и содержит 30-ти битную шину данных.

16. Устройство по п. 1, отличающееся тем, что модуль преобразования содержит на входе мультиплексор, первый выход которого соединен с первым входом модуля перемещения цветовых компонент, а второй выход соединен с входом модуля выделения синхросигналов, выход которого соединен со вторым входом модуля перемещения цветовых компонент, выход которого соединен с входом модуля преобразования сигналов, при этом модуль выделения синхросигналов выполнен с возможностью выделения синхросигналов из потока видеосигналов форматов ВТ.656 и ВТ. 1120, модуль перемещения цветовых компонент выполнен с возможностью изменения порядка следования компонент и изменения размещения цветовой компоненты в разрядах шины данных путем программирования модуля, модуль преобразования сигналов выполнен с возможностью преобразования сигналов строчной и кадровой синхронизаций, а также синхросигнала четного и нечетного полукадров, а мультиплексор выполнен с возможностью направления потока входных видеосигналов в модуль выделения синхросигналов и затем в модуль перемещения цветовых компонент, если поток входных видеосигналов представлен в формате ВТ.1120 или ВТ.656, а также с возможностью направления потока входных видеосигналов сразу в модуль перемещения цветовых компонент минуя модуль выделения синхросигналов, если поток входных видеосигналов представлен в других поддерживаемых видеоформатах.

17. Устройство по п. 1, отличающееся тем, что последовательный порт содержит четыре входных секции, выходы которых соединены с входами десериалайзеров, выходы которых соединены с входами модулей сборки битов, выходы которых соединены с входами блока преобразования входного видеосигнала в УПФ, причем входные секции выполнены с возможностью приема входных видеосигналов, преобразования уровней напряжения дифференциальных сигналов и передачи видеосигналов в десериалайзеры выполненные с возможностью приема данных видеосигналов по переднему, заднему или обоим фронтам пиксельной частоты в форматах Bayer или Mono с разрядностью 8, 10, 12, 14 или 16 и с возможностью автоматической подстройки для приема данных видеосигнала в середине "полки" принимаемого синхросигнала или ближе к переднему или заднему фронту путем выбора одного из выходов DLL, соединенных с десериалайзерами, при этом разрядность данных на выходе десериалайзеров составляет 32 бита, по 8 бит на каждую линию, а также с возможностью передачи данных видеосигналов на модули сборки битов, выполненные с возможностью сборки битов пикселя в 16 битный формат, в каждой линии причем, если разрядность принимаемого пикселя менее 16 бит, то принятые биты размещают в старших битах 16-ти разрядного слова, а младшие заполняют нулями, а также с возможностью передачи сформированных пикселей в заданной очереди в блок преобразования входного видеосигнала в УПФ, выполненный с возможностью упорядочивания пикселей поступающих с разных секций в один поток и создания синхросигналов, при этом формирования на выходе УПФ.

18. Устройство по п. 17, отличающееся тем, что каждая входная секция имеет четыре дифференциальных вывода для подключения линий передач данных и дифференциальный вывод для пиксельной частоты.

19. Устройство по п. 17, отличающееся тем, что каждая входная секция имеет на входах преобразователи уровней дифференциальных сигналов, выполненные с возможностью приема по LVDS, subLVDS, SLVS-400 и SLVS-200, при этом данные с выходов преобразователей уровней дифференциальных сигналов поступают на десериалайзеры.

20. Устройство по п. 17, отличающееся тем, что последовательный порт выполнен с возможностью приема входных видеосигналов, имеющих последовательные интерфейсы с частотой передачи данных до 800 Мбит в секунду на одну линию передачи, и поддерживает прием входных видеосигналов высокой и сверхвысокой четкости.

21. Устройство по п. 1, отличающееся тем, что порт MIPI CSI 2 выполнен с возможностью конфигурирования для приема данных по восьми, четырем, двум или одной линиям данных, при этом каждая линия данных обеспечивает прием на скорости до 1500 Мбит в секунду.

22. Устройство по п. 1, отличающееся тем, что порт MIPI CSI 2 содержит, по меньшей мере, один модуль CSI RX DPHY, соединенный с приемником видеосигнала по протоколу MIPI CSI 2, который соединен, по меньшей мере, с одним декодером, который соединен, по меньшей мере, с одним модулем преобразования в УПФ, а приемник видеосигнала содержит, по меньшей мере, один порт данных, при этом модуль CSI RX DPHY выполнен с возможностью реализации физического уровня протокола MIPI CSI 2 и состоит из одного блока Clock Lane и, по меньшей мере, одного блока Data Lane, причем блок Data Lane содержит десериалайзер, выполненный с возможностью преобразования последовательных данных в многоразрядный код, а блок Clock Lane содержит делитель частоты, выполненный с возможностью формирования синхросигнала для многоразрядных данных; приемник видеосигнала выполнен с возможностью приема многоразрядных данных от блока Data Lane и компоновки их в один поток, с возможностью сортировки данных в зависимости от кадра и строки и преобразования их в формат, определенный в заголовке пакета данных, а также с возможностью передачи данных и управляющих сигналов с порта данных, по меньшей мере, в один декодер, выполненный с возможностью анализа формата данных и формирования сигналов управления для модуля преобразования в УПФ, а также с возможностью передачи данных на многоразрядные входы модуля преобразования в УПФ, выполненного с возможностью преобразования потока видеоданных в унифицированный пиксельный формат (УПФ).

23. Устройство по п. 22, отличающееся тем, что модуль CSI RX DPHY выполнен с возможностью реализации физического уровня протокола MIPI CSI 2 и состоит из одного блока Clock Lane и четырех блоков Data Lane, причем блок Data Lane содержит десериалайзер, выполненный с возможностью преобразования последовательных данных в 8-разрядный код, а блок Clock Lane содержит делитель частоты, выполненный с возможностью формирования синхросигнала для 8-разрядных данных, при этом для приема по восьми блокам Data Lane используют конфигурацию порта MIPI CSI 2 с двумя модулями CSI RX DPHY; приемник видеосигнала выполнен с возможностью приема 8-разрядных данных от блока Data Lane и компоновки их в один поток, с возможностью сортировки данных в зависимости от кадра и строки и преобразования их в формат, определенный в заголовке пакета данных, а также с возможностью передачи данных и управляющих сигналов с порта данных в два декодера, выполненные с возможностью анализа формата данных и формирования сигналов управления для модуля преобразования в УПФ, с возможностью преобразования данных в 16-разрядный формат, при этом передачи 5, 6, 7, 8, 10, 12, 14 - разрядных данных в старшие разряды 16-разрядных выходов и заполнения младших разрядов нулями, а также с возможностью передачи данных на 16-разрядные входы двух модулей преобразования в УПФ, выполненных с возможностью преобразования потока видеоданных в унифицированный пиксельный формат (УПФ).

24. Устройство по п. 23, отличающееся тем, что приемник видеосигнала выполнен с возможностью приема 8-разрядных данных от блока Data Lane и компоновки их в один поток, а также с возможностью сортировки данных в зависимости от кадра и строки и преобразования их в формат, определенный в заголовке пакета данных, при этом цветовые компоненты пикселя могут выдаваться в различной последовательности, в зависимости от формата, по меньшей мере, через один 24-разрядный порт данных при этом, если порт MIPI CSI 2 сконфигурирован как один порт, то данные и сигналы синхронизации выдают на нулевой порт данных.

25. Устройство по п. 9, отличающееся тем, что порт MIPI CSI 3 содержит модуль CSI3 RX DPHY, соединенный с приемником видеосигнала по протоколу MIPI CSI 3, который соединен с декодером, который соединен с модулем преобразования в УПФ, а приемник видеосигнала содержит, по меньшей мере, один порт данных, при этом модуль CSI RX DPHY выполнен с возможностью реализации физического уровня протокола MIPI CSI 3 и состоит из выделенного канала управления, выполненного с возможностью передачи управляющей информации для источника видеосигнала, и, по меньшей мере, одного блока Data Lane, причем блок Data Lane содержит десериалайзер, выполненный с возможностью преобразования последовательных данных в многоразрядный код; приемник видеосигнала выполнен с возможностью приема многоразрядных данных от блока Data Lane и компоновки их в один поток, с возможностью сортировки данных в зависимости от кадра и строки и преобразования их в формат, определенный в заголовке пакета данных, а также с возможностью передачи данных и управляющих сигналов с порта данных в декодер, выполненный с возможностью анализа формата данных и формирования сигналов управления для модуля преобразования в УПФ, а также с возможностью передачи данных на многоразрядные входы модуля преобразования в УПФ, выполненного с возможностью преобразования потока видеоданных в унифицированный пиксельный формат (УПФ).

26. Устройство по п. 25, отличающееся тем, что модуль CSI RX DPHY выполнен с возможностью реализации физического уровня протокола MIPI CSI 3 и состоит из выделенного канала управления, выполненного с возможностью передачи управляющей информации для источника видеосигнала, и четырех блоков Data Lane, причем блок Data Lane содержит десериалайзер, выполненный с возможностью преобразования последовательных данных в 8-разрядный код, а для приема по восьми блокам Data Lane используют конфигурацию порта MIPI CSI 3 с двумя модулями CSI RX DPHY; приемник видеосигнала выполнен с возможностью приема 8-разрядных данных от блока Data Lane и компоновки их в один поток, с возможностью сортировки данных в зависимости от кадра и строки и преобразования их в формат, определенный в заголовке пакета данных, а также с возможностью передачи данных и управляющих сигналов с порта данных в декодер, выполненный с возможностью анализа формата данных и формирования сигналов управления для модуля преобразования в УПФ, с возможностью преобразования данных в 16-разрядный формат, при этом передачи 5, 6, 7, 8, 10, 12, 14 - разрядных данных в старшие разряды 16-разрядных выходов и заполнения младших разрядов нулями, а также с возможностью передачи данных на 16-разрядные входы модуля преобразования в УПФ, выполненного с возможностью преобразования потока видеоданных в унифицированный пиксельный формат (УПФ).

27. Устройство по п. 26, отличающееся тем, что приемник видеосигнала выполнен с возможностью приема 8-разрядных данных от блока Data Lane и компоновки их в один поток, а также с возможностью сортировки данных в зависимости от кадра и строки и преобразования их в формат, определенный в заголовке пакета данных, при этом цветовые компоненты пикселя могут выдаваться в различной последовательности, в зависимости от формата, через, по меньшей мере, один 24-разрядный порт данных при этом, если порт MIPI CSI 3 сконфигурирован как один порт, то данные и сигналы синхронизации выдают на нулевой порт данных.

28. Устройство по п. 1, отличающееся тем, что модуль обрезки и децимации кадров выполнен с возможностью приведения сигналов, пришедших от портов ввода видео, к УПФ в случае, если при некоторых условиях и конфигурациях портов ввода видео приведение сигналов к УПФ не было выполнено раннее с помощью портов ввода видео.

Наверх